ĐIỀU KHIỂN BỘ NGHỊCH LƯU GHÉP TẦNG HAI BẬC BẰNG KỸ THUẬT SÓNG MANG PWM

• Phan Thanh Hoàng Anh^(*)

Tóm tắt

Hiện nay, nhiều nghiên cứu về bộ nghịch lưu ghép nối tầng đa bậc nhằm đơn giản hóa cấu hình mạch phần cứng và giảm giá thành hệ thống. Bài báo giới thiệu bộ nghịch lưu ghép nối tầng 2 bậc gồm 2 bộ nghịch lưu hai bậc chuẩn với kỹ thuật điều chế sóng mang PWM. Giải thuật đã được kiểm chứng tính đúng đắn qua kết quả mô phỏng và thí nghiệm phần cứng thông qua bộ kit DS1104. Từ khóa: Bộ nghịch lưu ghép, điều khiển độ rộng xung, nguồn một chiều.

1. Giới thiệu chung

Cấu hình bộ chuyển đổi điện đang tồn tại ngày nay còn nhiều hạn chế vì những giới hạn của thiết bị bán dẫn. Các bộ nghịch lưu đa bậc xuất hiện nhằm khắc phục các giới hạn điện áp của thiết bị bán dẫn: Một trong những ứng dụng trước tiên là kết nối giữa các hệ thống điện áp cao AC và DC. Nguyên lý cơ bản của bộ nghịch lưu đa bậc là kết nối càng nhiều thiết bị nối tiếp và kẹp điện áp.

Các bộ biến đổi đa bậc đã mang lại sức sống cho các ứng dụng truyền động. Tuy nhiên, khi muốn tăng công suất của bộ nghịch lưu nhưng vẫn đáp ứng điện áp DC lớn nhất sẽ làm cho chi phí đầu tư đất đỏ vì hệ thống điều khiển phải được thiết kế cho số pha cụ thể và cần nhiều nguồn cung cấp.

Bộ nghịch lưu ghép nối tầng là một giải pháp mới để khắc phục các giới hạn về công suất. Chỉ cần sử dụng các thiết bị tiêu chuẩn kết nối theo cách mới là công suất tăng lên gấp đôi, có khả năng cung cấp cho tải. Đây là một ưu điểm của bộ nghịch lưu ghép nối tầng nhưng không cần thiết phải có các phần cứng phức tạp.

Bộ nghịch lưu ghép nối tầng có cấu trúc dựa vào sự kết nối nối tiếp một số loại cấu trúc cơ bản cho mỗi pha. Những bộ nghịch lưu này nhìn chung được kết nối từ những bộ nghịch lưu bậc thấp cơ bản như: Bộ nghịch lưu 3 pha 2 bậc đơn giản và bộ nghịch lưu 3 pha 2 bậc kiểu diode kẹp. Đối với bộ nghịch lưu ghép tầng được cấp từ các nguồn một chiều riêng biệt, để tối ưu hóa tổn hao, các bộ nghịch lưu cơ bản có nguồn điện áp DC lớn được ưu tiên hoạt động ở tần số của hài cơ bản còn những bộ nghịch lưu cơ bản có nguồn điện áp thấp hơn hoạt động ở tần số đóng cắt cao. Đối với bộ nghịch lưu ghép tầng được cấp từ hai nguồn DC cách ly nối tắt tạo thành một nguồn DC chung để đơn giản hóa cấu hình mạch công suất, giảm chi phí và không gặp khó khăn gây ra bởi hiện tượng nguồn DC không cân bằng.

Một số lý thuyết đã trình bày mối quan hệ mật thiết giữa phương pháp điều chế vector không gian (SVPWM) và kỹ thuật điều chế sóng mang (CBPWM) trong các bộ nghịch lưu đa bậc. Đối với kỹ thuật điều chế đa sóng mang sẽ làm cho giải thuật phức tạp và điều khiển khó khăn, khó đồng bộ hóa hệ thống điều khiển. Các phân tích đã chứng minh rằng kỹ thuật điều chế nhiều sóng mang có thể thực hiện bằng kỹ thuật một sóng mang duy nhất như bộ nghịch lưu hai bậc thông thường. Sự tương quan này được ứng dụng trong bài báo này để phát triển thành kỹ thuật điều chế sóng mang, điều khiển điện áp ngõ ra của bộ nghịch lưu ghép nối tầng đa bậc [2].

Trong suốt quá trình xây dựng bài báo này, tôi luôn lấy cơ sở phân tích đúng như kỹ thuật điều chế sóng mang truyền thống, trong đó:

- Tổn thất trên các chuyển mạch là nhỏ nhất. Cụ thể là điều khiển sao cho chỉ có một chuyển mạch xảy ra trong quá trình quá độ chuyển tiếp giữa hai trạng thái đóng cắt.

- Tăng giảm đều điện áp ngõ ra trong mỗi nửa chu kỳ của sóng mang.

- Điều khiển tuyến tính PWM

$$\frac{dV_{x0}}{dV_{xref}} = const.$$
 (1)

^(*) Trường Đại học Bà Rịa - Vũng Tàu.

2. Bộ nghịch lưu ghép nối tầng hai bậc hai nguồn cách ly và phân tích mạch

Dựa theo nguyên lý của thuật toán điều khiển sóng mang cho bộ nghịch lưu nối tầng cascade. Với

một giá trị điện áp đặt, giá trị của thông số điều khiển ζ_j sẽ được xác định cho mỗi bộ phát sóng mang PWM.

2.1. Mạch khảo sát



Hình 1. Sơ đồ mạch bộ nghịch lưu ghép được tạo từ 2 bộ nghịch lưu 3 pha 2 bậc

Mạch sử dụng hai bộ nghịch lưu 3 pha 2 bậc chính tắc chịu dòng công suất cao ghép lại với nhau tạo thành bộ nghịch lưu ghép 2 bậc.

Thành phần của bộ nghịch lưu ghép 2 bậc trên có 2 nguồn DC độc lập có giá trị điện áp là V_d .

Thuật toán tổng hợp điều khiển sóng mang PWM được ứng dụng cho cả 3 pha. Phần nghịch lưu phía cao hoạt động với tần số hài cơ bản trong khi phần thấp của bộ nghịch lưu còn lại thì có thể đóng cắt ở tần số cao. Phần thứ nhất của bộ nghịch lưu cấp nguồn chính cho tải có sinh ra một số hài nhưng lại được bù bởi thành phần thứ 2, do đó nó có chức năng giống như một bộ lọc.

2.2. Phân tích mạch Sơ đồ mô hình mạch giải tích

Sáu cặp linh kiện của bộ nghịch lưu ghép trên được điều khiển bởi các sóng điều khiển tương ứng là: $\xi_{11}, \xi_{21}, \xi_{31}, \xi_{12}, \xi_{22}$ và ξ_{32} .

Quan hệ giữa trị trung bình áp nghịch lưu V_d và sóng điều khiển ζ có thể mô tả bằng các hàm sau:

$$V_{110} = \xi_{11} * V_{d}; V_{210} = \xi_{21} * V_{d}; V_{310} = \xi_{31} * V_{d}$$

$$V_{120} = \xi_{12} * V_{d}; V_{220} = \xi_{22} * V_{d}; V_{320} = \xi_{32} * V_{d}$$

$$(2)$$
Ta có:

$$V_{10} = V_{110} - V_{120}; V_{20} = V_{210} - V_{220};$$

$$V_{30} = V_{310} - V_{320}.$$

$$(3)$$



c) Mạch tương đương biến đổi từ mô hình b

Hình 2. Mô hình giải tích mạch tương đương

Suy ra:

$$V_{10} = (\xi_{11} - \xi_{12}) * V_d,$$

$$V_{20} = (\xi_{21} - \xi_{22}) * V_d, \quad (4) \quad [3]$$

$$V_{30} = (\xi_{31} - \xi_{32}) * V_d.$$

$$Dat: V_{j0} = V_{j10} - V_{j20}$$

với j = 1,2,3.

Từ đó giá trị trung bình điện áp điều chế trên các pha như sau:

Bảng 1. Quan hệ giữa các giá trị đặt tổng, trạng thái áp nghịch lưu thành phần và các đại lượng điều khiển hai bộ nghịch lưu

V _{j0} j=1,2,3	$(V_{j10}; V_{j20})$ j=1,2,3	$\xi_{_{JI}}$	ξ_{J2}	$\zeta_{_X}$
-V _d	$(0;V_d)^{(1)(2)}$	0	1	-1
$-V_{d} < V_{j0} < 0$	$(0;X)^{(1)}$	0	$-rac{V_{j0}}{V_d}$	V_{j0}
	(X;V _d) ⁽²⁾	$\frac{V_{j0} + V_{d}}{V_{d}}$	1	
0	(0;0) ⁽¹⁾	0	0	0
0	$(V_{d}; V_{d})^{(2)}$	1	1	0

0 <v<sub>j0<v<sub>d</v<sub></v<sub>	(X;0) ⁽¹⁾	$\frac{\mathbf{V}_{_{j0}}}{\mathbf{V}_{_{d}}}$	0	\mathbf{V}_{j0}
	(V _d ;X) ⁽²⁾	1	$\frac{V_d - V_{j0}}{V_d}$	
V _d	$(V_{d};0)_{(1)(2)}$	1	0	1

+ Chú thích Bảng 1: ⁽¹⁾ là thuật toán điều khiển thứ 1; ⁽²⁾ là thuật toán điều khiển thứ 2. Tồn tại các phương án điều chế khác nhau để tạo ra một áp nghịch lưu trung bình đạt giá trị giữa các mức điện áp nguồn. Các phương án điều chế được mô

Tạp chí Khoa học số 39 (08-2019)

tả trong Bảng 1 dưới dạng thuật toán thứ 1 hoặc dạng thuật toán thứ 2. Ví dụ khi áp yêu cầu nằm trong giới hạn ($-V_d$, 0), có thể sử dụng dạng thuật toán thứ 1 với sự chuyển mạch nằm ở bộ nghịch lưu 2, và bộ nghịch lưu 1 được thiết lập áp bằng 0 [2], [3].

Các cách tính tín hiệu điều khiển ζ :

Từ áp tải 3 pha yêu cầu V_{ij} , có thể sử dụng sơ đồ Hình 3 để xác định V_{jo} từ đó tính ra các tín hiệu điều khiển cho các cặp linh kiện.



Hình 3. Sơ đồ giải thuật tính điện áp điều khiển V_{dki}

Tính V_{j0} bằng cách: $V_{j0} = V_{tj} + V_0$. (V_0 là điện áp common mode). (5)

Điện áp V_0 có thể chọn bất kì giá trị nào trong giới hạn V_{0min} ; V_{0max} của nó:

$$V_{0\min} \le V_0 \le V_{0\max}.$$

Với: $V_{0\min} = V_d - Max,$
 $V_{0\max} = -V_d - Min,$
Min = min $(V_{t1}, V_{t2}, V_{t3}),$
Max = max $(V_{t1}, V_{t2}, V_{t3}).$

Phạm vi điều khiển áp tải:

$$V_{t\max} = \frac{2 * V_d}{\sqrt{3}}.$$
 (6)

Điện áp cơ bản của phương pháp điều khiển 6 bước:

$$V_{t\bar{6}\ step} = \frac{2}{\pi} * V_d. \tag{7}$$

2.3. Kỹ thuật điều chế sóng mang PWM

- Chỉ số điều chế tham chiếu/điện áp 3 pha

tham chiếu V_{dkx} ; x = a,b,c.

- Tính toán giá trị hàm offset V_0 .

- Tính toán tín hiệu điều chế danh định ξ_r .

- Lấy đạo hàm tín hiệu danh định riêng biệt các ξ_{jx} , j =1,2,3 bằng cách dùng thuật toán (1) – Thuật toán trong Bảng1.

- So sánh PWM giữa và dạng sóng mang đơn vị sẽ cho ra tín hiệu điều khiển.

Trong trường hợp hai bộ nghịch lưu ghép nối tầng sử dụng chung nguồn DC, ta không thể điều khiển qua hàm offset, vì như vậy sẽ làm phát sinh dòng thứ tự không lớn. Do đó với cấu hình này thì chỉ có thể sử dụng phương pháp sin PWM, tức tín hiệu điều khiển ngõ vào phải có dạng sin, với biên độ áp cực đại ngõ ra là:

$$V_{tjmax} = V_d \ (j=1,2,3).$$
 (8)

3. Mô phỏng và thí nghiệm bộ nghịch lưu ghép 2 bậc bằng kỹ thuật sóng mang PWM

3.1. Mô hình mạch mô phỏng bằng matlab/Simulink



Hình 4. Sơ đồ mô phỏng tổng quát trong Simulink

3.2. Sơ đồ điều khiển tải 3 pha RL với 2 nguồn DC cách ly



Hình 5. Sơ đồ điều khiển tải 3 pha RL với hai nguồn DC cách ly

3.3. Lưu đồ chương trình giao tiếp giữa máy tính và phần cứng



Hình 6. Chương trình giao tiếp giữa máy tính và phần cứng qua card DS1104

3.4. Mô hình phần cứng

- Phần cứng được xây dựng để kiểm chứng lý thuyết đề xuất, sử dụng Matlab/Simulink và kit DSPACE DS1104.



Hình 7. Hệ thống mạch phần cứng trong thí nghiệm

- Mạch thí nghiệm phần cứng bao gồm: Mạch công suất dùng IGBT FMG2G100US60; mạch chỉnh lưu diode; mạch nguồn nuôi dùng IC7915, IC7815, IC7805, diode N4148; mạch deadtime và mạch đệm dùng 74HCT14; mạch lái dùng Opto TLP250 và IC TMA1215; tải 3 pha cân bằng RL với R=10, L=65 mH (Ghi chú: Thang đo Probe của dao động ký là 10).



Hình 8. Kết quả điện áp tải pha a bằng mô phỏng Matlab/Simulink trong khoảng thời gian t = $0 \rightarrow 0,2s$



Hình 9. Kết quả điện áp tải pha a bằng mạch phần cứng



Hình 10. Kết quả dòng điện tải 3 pha bằng mô phỏng Matlab/Simulink trong khoảng thời gian t = 0 → 0,05s

Nhận xét: Kết quả điện áp tải và dòng điện tải thu được trên phần cứng có dạng hình sin giống với mô phỏng trên phần mềm Matlab/Simulink.







Hình 14. Kết quả dòng điện tải 3 pha bằng mô phỏng Matlab/ Simulink trong khoảng thời gian $t = 0 \rightarrow 0,05s$

Nhận xét: Kết quả điện áp tải và dòng điện tải thu được trên phần cứng có dạng hình sin giống với mô phỏng trên phần mềm Matlab/ Simulink.



Hình 11. Kết quả dòng điện tải pha a bằng mạch phần cứng

3.5.2. Đối với 02 nguồn cách ly thực tế Điện áp nguồn $V_{d1} = V_{d2} = 100$ V; Chỉ số điều chế m=0,7; Tần số sóng mang $f_{sw} = 3$ kHz; R=10 Ω ; L=65 mH; cos φ =0,9798.



Hình 13. Kết quả điện áp tải pha a bằng mạch phần cứng



Hình 15. Kết quả dòng điện tải pha a bằng mạch phần cứng

3.5.3. Đối với 02 nguồn DC cách ly lý tưởng

Điện áp nguồn $V_{d1} = V_{d2} = 100$ V; Chỉ số điều chế m=0,7; Tần số sóng mang $f_{sw} = 6$ kHz; R=10 Ω; L=65 mH; cos =0,9798.



Hình 16. Kết quả điện áp tải pha a bằng mô phỏng Matlab/ Simulink trong khoảng thời gian $t = 0 \rightarrow 0.1s$



Hình 18. Kết quả dòng điện tải 3 pha bằng mô phỏng Matlab/ Simulink trong khoảng thời gian $t = 0 \rightarrow 0,05s$

Nhận xét: Kết quả điện áp tải và dòng điện tải thu được trên phần cứng có dạng hình sin giống với mô phỏng trên phần mềm Matlab/ Simulink.



Hình 20. Kết quả điện áp tải pha a bằng mô phỏng Matlab/ Simulink trong khoảng thời gian $t = 0 \rightarrow 0,2s$



Hình 17. Kết quả điện áp tải pha a bằng mạch phần cứng



Hình 19. Kết quả dòng điện tải pha a bằng mạch phần cứng

3.5.4. Đối với 02 nguồn DC cách ly lý tưởng Điện áp nguồn $V_{d1} = V_{d2} = 100$ V; Chỉ số điều chế m=0,7; Tần số sóng mang $f_{sw} = 3$ kHz; R=10 Ω ; L=65 mH; cos φ =0,9798.



Hình 21. Kết quả điện áp tải pha a bằng mạch phần cứng



Hình 22. Kết quả dòng điện tải 3 pha bằng mô phỏng Matlab/ Simulink trong khoảng thời gian $t = 0 \rightarrow 0,05s$

Nhận xét: Kết quả điện áp tải và dòng điện tải thu được trên phần cứng có dạng hình sin giống với mô phỏng trên phần mềm Matlab/Simulink.

3.5.5. Nhận xét chung

- Chất lượng điện áp và dòng điện tải thu được qua dao động ký số là đạt yêu cầu so với trên phần mềm mô phỏng Matlab – Simulink.

- Với tần số sóng mang 6 kHz thì áp và dòng ra mịn hơn với tần số sóng mang 3 kHz.

 Khi sử dụng nguồn thực tế, độ méo dạng dòng và áp là không thay đổi nhiều nhưng biên độ đỉnh có sự dao động mạnh so với nguồn DC lý tưởng.





Hình 23. Kết quả dòng điện tải pha a bằng mạch phần cứng

4. Kết luận

Bài báo mô tả ứng dụng giải thuật sóng mang PWM để điều khiển bộ nghịch lưu ghép nối tầng hai bậc. Kết quả mô phỏng và thí nghiệm trên bộ kit DSPACE DS1104 đã khẳng định tính đúng đắn của giải thuật sóng mang PWM đã đề xuất. Việc điều khiển sóng mang PWM thành công cho bộ nghịch lưu ghép nối tầng hai bậc là cơ sở để áp dụng điều khiển cho các bộ nghịch lưu bậc cao hơn, tiếp cận phương pháp triệt tiêu điện áp common mode trong các bộ nghịch lưu khác nhau, cũng như khả năng mở rộng điện áp ngõ ra trong vùng quá điều chế./.

Tài liệu tham khảo

[1]. Alian Chen, Lei Hu, And Xiangning He (2004), "A novel cascaded multilevel inverter topology", *The* 30th annual conference of the IEEE industrial Society – IECON 2004, (Vol.1), pp. 796-799.

[2]. Dominico Casdei, Gabriele randi, Alberto Lega, Claudio Rossi, Luca Zarri (2007), "Switching technique for dual – two level inverter supplied by two separate sources", *The 22th Annual IEEE Applied Power Electronics Conference and Exposition – APEC 2007*, (Vol.277, No.16), pp. 1522-1528.

[3]. Nguyen Van Nho, Hong-Hee Lee (2007), "Carrier PWM algorithm for multileg multilevel inverter", *proceeding of 12th European Conference on Power Electronics and Applications EPE* 2nd – 5th September 2007, Aalborg, Denmark, pp. 1-10.

[4]. Nguyen Van Nho, M. J. Youn (2005), "Carrier PWM algorithm with optimized switching loss for three-phase four-leg multilevel inverters", *IEE Electronics Letters*, (Vol.41, No.1), pp.43–44.

[5] Nguyen Van Nho, M. J. Youn (2006), "Comprehensive study on SVPWM and carrier based PWM correlation in multilevel inverters", *IEE-Proceedings Electric Power Applications*, (Vol.153, No.1), pp. 149-158.

[6]. J. Rodrfguez, J. S. Lai, F. Zheng Peng (2002), "Multilevel Inverters: A survey of topologies controls and applications", *IEEE Trans. on Industry Electronics*, (Vol. 49, No. 4), pp. 724-738.

CONTROLLING DUAL TWO-LEVEL INVERTERS WITH USING CARRIER BASED PWM APPROACH

Summary

Many dual multilevel inverter topologies have been investigated for simplifying hardware building and reducing cost. This paper introduces dual two-level inverters which are formed from two standard two-level inverters with using carrier based PWM approach. The proposed method has been validated by simulation results and verified by the experiment using DSP controller DSPACE kit DS1104.

Keywords: Dual inverter, PWM control, DC source.

Ngày nhận bài: 05/12/2018; Ngày nhận lại: 10/7/2019; Ngày duyệt đăng: 05/7/2019.